CXMT заявила о прогрессе в разработке более плотной DRAM

что произошло

Китайский производитель памяти ChangXin Memory Technologies (CXMT) добился «ключевого прогресса» в создании новой структуры ячейки, которая должна повысить плотность хранения и эффективность DRAM, сообщила South China Morning Post. По данным издания, президент CXMT Цао Каньюй рассказал об этом на прошедшем в Шанхае отраслевом мероприятии. Согласно заявлению компании, новый серверный продукт на этой основе планируется представить к концу 2026 года.

Архитектура «4F square» позволяет разместить на чипе больше ячеек: площадь каждой из них составляет четыре квадратных F, где F — минимальная ширина линии в полупроводнике. В выпускаемой сегодня массовой DRAM обычно применяется структура с ячейкой размером 6F square. CXMT использует собственный транзистор Vertical Surrounding Gate с вертикальной архитектурой затвора, чтобы уменьшить утечку тока, сократить размер ячейки и повысить плотность памяти.

Переход от 6F square к 4F square означает смену горизонтальных каналов транзисторов на вертикальные. CXMT отметила, что существующие производственные процессы нельзя было напрямую приспособить к новой структуре, поэтому компании пришлось переработать ключевые этапы для согласования производительности и энергопотребления. Технологию также развивают конкуренты: SK Hynix представила соответствующую дорожную карту в 2025 году, а Samsung, как сообщала южнокорейская The Elec, намерена начать массовый выпуск DRAM с техпроцессом менее 10 нанометров и такой конструкцией к 2028 году.

почему это важно

Развитие 4F-архитектуры усиливает технологическую конкуренцию на рынке DRAM и может повлиять на планы производителей памяти и поставщиков оборудования.

инструменты